Please take a moment to complete this survey below
Library's collection Library's IT development CancelTren dunia elektronika di masa mendatang adalah solderless, semua
yang berhubungan dengan solder diminimasikan jadi semua serba instan. Salah
satunya adalah dedicated chip, teknologi ini menawarkan keuntungan waktu
desain yang relatif singkat, kecepatan eksekusi yang tinggi dan bahasa
pemrograman tingkat tinggi yang relatif mudah dimengerti dan hasil desain
dapat ditampilkan secara grafis oleh perangkat lunak pendukungnya.
Dalam tugas akhir ini dibuat desain lengkap Fuzzy VHDL berbasis
Visual yang merupakan lanjutan dari penelitian sebelumnya yaitu Desain
Arsitektur Fuzzy Logic berbasis kompiler Xilinx Foundation 2.1. Secara
singkat langkah kerja Fuzzy VHDL dapat diterangkan berikut ini pertama
pemodelan inisialisasi chip, pemodelan proses fuzzifikasi, pemodelan fuzzy
logic reasoning, pemodelan proses defuzzifikasi, pemodelan pembuatan
kompiler file ekstension VHD.Untuk tahap kompilasi dan sintesa dikerjakan
oleh kompiler VHDL Xilinx Foundation 2.1.
Pengujian Fuzzy VHDL dilakukan dengan menggunakan simulasi dan
sintesa dari Xilinx Foundation 2.1 yang meliputi: check syntak format bahasa
VHDL, timing diagram dilanjutkan hingga tipikal dedicated chip. Hasil
pengujian menunjukkan pemakaian 72 % CLB yang tersedia pada 2 input 1
output dengan 3 mf I/O. Pada max 2 input 2 output dengan 2 mf I/O
menunjukkan pemakaian 45 % CLB. Hasil pengujian max 2 input 2 output
dengan 3 mf input 2 mf output menunjukkan pemakaian 108 % CLB yang
melebihi kapasitas maksimum.